LVDS輸出接口概述

　　液晶顯示器驅(qū)動板輸出的數(shù)字信號中，除了包括RGB數(shù)據(jù)信號外，還包括行同步、場同步、像素時鐘等信號，其中像素時鐘信號的最高頻率可超過28MHz。采用TTL接口，數(shù)據(jù)傳輸速率不高，傳輸距離較短，且抗電磁干擾(EMI)能力也比較差，會對RGB數(shù)據(jù)造成一定的影響;另外，TTL多路數(shù)據(jù)信號采用排線的方式來傳送，整個排線數(shù)量達(dá)幾十路，不但連接不便，而且不適合超薄化的趨勢。采用LVDS輸出接口傳輸數(shù)據(jù)，可以使這些問題迎刃而解，實現(xiàn)數(shù)據(jù)的高速率、低噪聲、遠(yuǎn)距離、高準(zhǔn)確度的傳輸。

　　LVDS接口信號驅(qū)動原理(1920*1080)

　　一、時鐘與像素點關(guān)系

　　一場：60Hz-16.667ms，1125行(1080行有效)

　　——刷新像素點：1920*1080個/VerTIcal

　　一行：67.5KHz-14.815us，(=60Hz*1125)，1100*2點(1920點=960*2點有效)

　　——刷新像素點：1920個/ Horizontal

　　Clock：74.25MHz-13.468ns，(=67.5KHz*1100)

　　——刷新像素點：2個/Clock

　　以上，可參考《附錄A：屏規(guī)格書信號時序特性》。

　　二、LVDS信號傳輸規(guī)則

　　以雙八位信號接口為例，每個Clock(奇+偶)，LVDS接口有4*2對差分對(雙8位)同時傳輸，每4對差分對負(fù)責(zé)1Pixels;每個Clock(奇+偶)共傳輸2Pixels;

　　每4對差分對同時串行傳輸7*4 =28bits，每對差分對串行傳輸7bits(每bit周期1.924ns=13.468ns/7)

　　以上，可參考《附錄B：屏規(guī)格書LVDS信號時序》與《附錄C：屏規(guī)格書數(shù)據(jù)傳輸格式》。

　　通常，LVDS接口的時鐘為20MHz到85MHz，因此對于輸出像素時鐘低于85MHz的信號，只需要一個channel就可以;而對于輸出像素時鐘高于85MHz的信號，比如1080P/60Hz的輸出，像素顯示時鐘為148.5MHz，就不能直接用一個channel傳輸，而是將輸出的像素按照順序分為奇像素和偶像素，將所有的奇像素用一組LVDS傳輸，所有的偶像素用另外一組LVDS傳輸。也就是說，需要兩個channel來傳輸1080P/60Hz的信號。

　　對于像素顯示時鐘更高的信號，比如1080P/120Hz顯示，則需要4個channel來傳輸; 以上，可參考《附錄D：2 channel、4 channel的像素分配》。

　　附錄A：屏規(guī)格書信號時序特性

　　附錄B：屏規(guī)格書LVDS信號時序

　　附錄C：屏規(guī)格書數(shù)據(jù)傳輸格式